

אין להעביר את הנוסחאון
לנבחן אחר

מקום למציאת נבחן

נוסחאון בשפת תיאור חומרה (VHDL) לכיתה י"ד

(12 עמודים)

בלוקים עיקריים בשפה

ENTITY__entity_name IS

GENERIC (parameter_name : string := default_value;

parameter_name : integer := default_value);

PORT (

input_name : IN STD_LOGIC;

input_vector_name : IN BIT_VECTOR (high downto low);

bidir_name : INOUT STD_LOGIC;

output_name : OUT STD_LOGIC);

END__entity_name

מבנה כללי של
ישות תוכנית

בלוקים עיקריים בשפה	
<p>ARCHITECTURE a OF __entity_name IS</p> <p style="padding-left: 40px;">הצהרה על משאבי התוכנית</p> <p>BEGIN</p> <ul style="list-style-type: none"> -- Process Statement -- Concurrent Procedure Call -- Concurrent Signal Assignment -- Conditional Signal Assignment -- Selected Signal Assignment -- Component Instantiation Statement -- Generate Statement <p>END a;</p>	<p>מבנה כללי של גוף תוכנית</p>
<p>__process_label:</p> <p>PROCESS (__signal_name, __signal_name)</p> <p style="padding-left: 40px;">VARIABLE __variable_name : STD_LOGIC;</p> <p style="padding-left: 40px;">VARIABLE __variable_name : STD_LOGIC;</p> <p>BEGIN</p> <ul style="list-style-type: none"> -- Signal Assignment Statement -- Variable Assignment Statement -- Procedure Call Statement -- If Statement -- Case Statement -- Loop Statement <p>END PROCESS __process_label;</p>	<p>מבנה כללי של הליך טורי</p>

שימוש במבניות בתכנון היררכי	
<pre> COMPONENT __component_name GENERIC (__parameter_name : string := __default_value; __parameter_name : integer := __default_value); PORT (input_name, input_name : IN STD_LOGIC; bidir_name, bidir_name : INOUT STD_LOGIC; output_name, output_name : OUT STD_LOGIC); END COMPONENT; </pre>	<p>הצהרה על מבנית שבשימוש בתוכנית האב</p>
<pre> __instance_name: __component_name GENERIC MAP (parameter_name => parameter_value, parameter_name => parameter_value) PORT MAP (component_port => connect_port, component_port => connect_port); </pre>	<p>שימוש במבנית בתכנון היררכי</p>
<pre> __generate_label: FOR __index_variable IN __range GENERATE __statement; __statement; END GENERATE __generate_label; </pre>	<p>רשור מבניות GENERATE בלולאת FOR</p>
<pre> __generate_label: IF __expression GENERATE __statement; __statement; END GENERATE __generate_label; </pre>	<p>רשור מותנה IF GENERATE</p>

לולאות LOOPS	
<pre> __loop_label: FOR __index_variable IN __range LOOP __statement; __statement; END LOOP __loop_label; </pre>	לולאת FOR
<pre> __loop_label: WHILE __boolean_expression LOOP __statement; __statement; END LOOP __loop_label; </pre>	לולאת WHILE

התניות בגוף התוכנית – מחוץ ל-PROCESS	
<pre>__signal <= __expression WHEN __boolean_expression ELSE __expression WHEN __boolean_expression ELSE __expression _____ דוגמא 1 : מימוש שער AND באמצעות פקודת "WHEN" פשוטה. Y <= '1' when (a = '1') and (b = '1') else '0' ; דוגמא 2 : מימוש שער AND באמצעות פקודת "WHEN" המשכית. Y <= '0' when (a = '0') and (b = '0') else '0' when (a = '0') and (b = '1') else '0' when (a = '1') and (b = '0') else '1' ;</pre>	<p>התניית</p> <p>When ... Else</p>
<pre>WITH __ expression SELECT __signal <= __expression WHEN __constant_value; __expression WHEN __constant_value; __expression WHEN __constant_value; __expression WHEN __constant_value; _____ דוגמא: למימוש שער AND באמצעות פקודת התניה WITH .. SELECT Signal ab : bit_vector (1 downto 0); Begin ab <= a & b; with ab select y <= '0' when "00" , '0' when "01" , '0' when "10", '1' when others ;</pre>	<p>התניית</p> <p>With ... Select</p>


PROCESS בתוך טורי – התניות בהליך טורי	
<pre> IF __boolean_expression THEN __signal <= __ expression; ELSIF __boolean_expression THEN __signal <= __expression; ELSE __signal <= __expression; END IF; </pre>	<p>התניית</p> <p>If .. Then .. Else</p>
<pre> CASE __expression IS WHEN __constant_value => __statement; __statement; WHEN __constant_value => __statement; __statement; WHEN OTHERS => __statement; __statement; END CASE; </pre> <hr style="width: 20%; margin-left: auto; margin-right: auto;"/> <p style="text-align: right;">: דוגמא למימוש מפענח בהתניית CASE :</p> <pre> Process Begin Case s is When "00" => y <= "0001" ; When "01" => y <= "0010" ; When "10" => y <= "0100" ; When "11" => y <= "1000" ; End case; End process; </pre>	<p>CASE התניית</p>

התניות בהליך טורי – בתוך PROCESS

התוכנית תבצע את טבלת האמת הבאה:

S : BIT_VECTOR (1 DOWNTO 0)		Y : BIT_VECTOR (3 DOWNTO 0)			
S1	S0	Y3	Y2	Y1	Y0
0	0	0	0	0	1
0	1	0	0	1	0
1	0	0	1	0	0
1	1	1	0	0	0

```
library ieee;
use ieee.std_logic_1164.all;
entity DEMUX is
port (d : in bit;
```



```
    s : in bit_vector (1 downto 0);
    y : out bit_vector (3 downto 0);
```

```
end;
architecture behave of DEMUX is
begin
process
begin
    case s is
        when "00" => y <= '0' & '0' & '0' & d;
        when "01" => y <= '0' & '0' & d & '0';
        when "10" => y <= '0' & d & '0' & '0';
        when "11" => y <= d & '0' & '0' & '0';
    end case;
end process;
end behave;
```

דוגמא לתוכנית שלמה המבצעת פעולת מפלג, תוך שימוש בהתניית CASE

התניות בהליך טורי – בתוך PROCESS	
<p>wait; עצירה לעד אשר שימושית לעצירת סביבת בדיקה</p> <p>wait on רשימת משתנים ;</p> <p>wait until תנאי לוגי ;</p> <p>wait for מספר יחידות זמן ;</p>	<p>פקודת השהייה</p> <p>WAIT</p>
<pre> Libraty ieee; Use ieee.std_logic_1164.all; Entity DFF is Port (e, d : in std_logic; Q : inout std_logic; Nq : out std_logic); End; Architecture behave of DFF is Begin Process (e) Begin Wait until e'event and e = '1' ; Q <= d; Nq <= not d; End process; End behave; </pre> <p>התוכנית יצרה סמל SYMBOL עפ"י הישות (ENTITY) בתוכנית.</p> <div style="text-align: center;"> </div>	<p>דוגמא למימוש</p> <p>DFF</p>

דוגמאות נוספות																															
<p>Process (enable) Begin</p> <pre> If pre = '1' then q <= '1' ; Elsf clr = '1' then q <= '0' ; Elsf enable 'event and enable = '1' then q <= d; </pre> <p>End process;</p> <p>ההליך בדוגמא יבצע את הפעולות המתוארות בטבלת האמת הבאה:</p> <table border="1" style="margin-left: auto; margin-right: auto;"> <thead> <tr> <th>PRE</th> <th>CLR</th> <th>ENABLE</th> <th>D</th> <th>Q</th> </tr> </thead> <tbody> <tr> <td>1</td> <td>0</td> <td>Φ</td> <td>Φ</td> <td>1</td> </tr> <tr> <td>0</td> <td>1</td> <td>Φ</td> <td>Φ</td> <td>0</td> </tr> <tr> <td>0</td> <td>0</td> <td>אין עליה</td> <td>Φ</td> <td>נשמר מצב קודם</td> </tr> <tr> <td>0</td> <td>0</td> <td>עליה</td> <td>0</td> <td>0</td> </tr> <tr> <td>0</td> <td>0</td> <td>עליה</td> <td>1</td> <td>1</td> </tr> </tbody> </table>	PRE	CLR	ENABLE	D	Q	1	0	Φ	Φ	1	0	1	Φ	Φ	0	0	0	אין עליה	Φ	נשמר מצב קודם	0	0	עליה	0	0	0	0	עליה	1	1	<p>דוגמא למימוש DFF עם מבואות ישירים</p>
PRE	CLR	ENABLE	D	Q																											
1	0	Φ	Φ	1																											
0	1	Φ	Φ	0																											
0	0	אין עליה	Φ	נשמר מצב קודם																											
0	0	עליה	0	0																											
0	0	עליה	1	1																											
<p>architecture EXAMPLE1 of ARRAY is</p> <pre> type INTEGER_VECTOR is array (1 to 8) of integer; -- 1 -- type MATRIX_A is array (1 to 3) of INTEGER_VECTOR; -- 2 -- type MATRIX_B is array (1 to 4 , 1 to 8) of integer; signal MATRIX_3x8 : MATRIX_A; signal MATRIX_4x8 : MATRIX_B; begin MATRIX_3x8 (3) (5) <= 10; -- מערך בתוך מערך MATRIX_4x8 (4 , 5) <= 17; -- מערך דו-ממדי end EXAMPLE1;</pre>	<p>דוגמאות ליצירה והצבה במערכים</p>																														

דוגמאות נוספות	
<pre> graph TD S0((S0 "00")) -- יש אירוע --> S1((S1 "01")) S1 -- יש אירוע --> S2((S2 "10")) S2 -- יש אירוע --> S3((S3 "11")) S3 -- יש אירוע --> S0 </pre> <p>use ieee.std_logic_1164.all; entity meely_state_machine is port (clk : in bit; count_out : out bit_vector (1 downto 0)); end; architecture behave of meely_state_machine is type state_type is (s0 , s1 , s2 , s3); -- names of states signal state : state_type; begin counting : process (clk) begin if clk'event and clk = '1' then -- positive edge event case state is when s0 => state <= s1; when s1 => state <= s2; when s2 => state <= s3; when s3 => state <= s0; end case; end if; end process counting; with state select count_out <= "00" when s0, "01" when s1, "10" when s2, "11" when s3; end behave;</p>	<p>דוגמא לכתיבת מונה במכונת מצבים</p>

דוגמאות נוספות	
<pre>entity ADDER_FUNC is generic (max : integer := 15); port (A , B : in integer range 0 to max; SUM : out integer range 0 to MAX + MAX); end; architecture behave of ADDER_FUNC is function ADD (x , y : integer) return integer is variable s : integer; begin s := x + y; return s; end function ADD; begin sum <= ADD (a , b); -- הקריאה לפונקציה end behave;</pre>	<p>דוגמא לתוכנית המשתמשת בפונקציה המבצעת חיבור בין מספרים</p>
<pre>library ieee; use ieee.std_logic_1164.all; entity adder_proc is port (A , B : in integer; SUM : out integer); end; architecture behave of adder_proc is procedure ADD (signal x , y : in integer; signal s : out integer) is begin s <= x + y; end procedure ADD; begin ADD (a , b , sum); end behave;</pre>	<p>דוגמא לתוכנית המשתמשת בפרוצדורה המבצעת חיבור בין מספרים</p>

דוגמאות נוספות	
<pre> PACKAGE __package_name IS -- Type Declaration -- Subtype Declaration (FUNCTIONS , PROCEDURES) -- Constant Declaration -- Signal Declaration -- Component Declaration END __package_name; package body package_name is declarations deferred constant declaration subprogram bodies (תיאור פעולות הפונקציות והפרוצדורות) end package body package_name;</pre>	<p>הגדרת PACKAGE</p>

Mode	קריאה	כתיבה
in	כן	לא
out	לא	כן
inout	כן	כן
buffer	כן	כן

בהצלחה!